IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Hiroshi MAEDA			GAU:		
SERIAL NO: NEW APPLICATION		EXAMINER:			
FILED:	HEREWITH				
FOR:	FLIP CHIP MOUNTING MET	HOD			
REQUEST FOR PRIORITY					
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the	
Full benefit of the filing date(s) of U.S. Provisional Application(s) is claimed pursuant to the provisions of 35 U §119(e): Application No. Date Filed					
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter	of the above-identified applicati	on for patent, notice is her	eby given that	the applicants claim as priority:	
COUNTRY Japan		LICATION NUMBER 3-144390		NTH/DAY/YEAR 22, 2003	
Certified copies of the corresponding Convention Application(s)					
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
☐ are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
		:	Respectfully S	ubmitted,	
			OBLON, SPIN MAIER & NE	VAK, McCLELLAND, USTADT, P.C.	
		•	Marvin . Spiv	vak	
Customer Number			Registration No. 24,913		
22850		James D. Hamilton			
Tel (703) 413-3000			Registration No. 28,421		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

4

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 5月22日

出 願 番 号

Application Number:

特願2003-144390

[ST.10/C]:

[JP2003-144390]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

2003年 6月12日

特 許 庁 長 官 Commissioner, Japan Patent Office 太田信一郎

【書類名】

特許願

【整理番号】

542716JP01

【提出日】

平成15年 5月22日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/60

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目4番1号 株式会社ルネサ

ステクノロジ内

【氏名】

前田 容志

【特許出願人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】

012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 フリップチップ実装方法

【特許請求の範囲】

【請求項1】 (a) 絶縁膜で覆われているパッド部を有するチップを用意する工程と、

- (b) 前記パッド部上の前記絶縁膜を選択的に除去することにより、前記パッド部を露出させる工程と、
- (c) 前記工程(b) の後に、前記パッド部が露出するような第一の開口部を有するポリイミド膜を、前記絶縁膜上に形成する工程と、
- (d) 前記第一の開口部を充填して、前記パッド部上に半田バンプを形成する工程と、
- (e) アセンブル基板と前記チップとの間にアンダーフィル樹脂を充填し、当該アセンブル基板と当該チップとを前記半田バンプを介して接続する工程とを、備えていることを特徴とするフリップチップ実装方法。

【請求項2】 前記工程(a)は、

前記絶縁膜に覆われているヒューズ部を、さらに備えるチップを用意する工程 であり、

前記工程(b)は、

前記ヒューズ部上方の前記絶縁膜を選択的に除去する工程を、さらに含んでおり、

前記工程(c)は、

前記工程(b)の後に、前記ヒューズ部の上方に形成される第二の開口部をさらに有するポリイミド膜を、前記絶縁膜上に形成する工程である、

ことを特徴とする請求項1に記載のフリップチップ実装方法。

【請求項3】 前記絶縁膜は、酸化膜と窒化膜とが当該順に積層されたパッシベーション膜であり、

前記工程(b)は、

(b-1) 前記パッド部上方の窒化膜を選択的に除去すると共に、前記ヒューズ部上方の窒化膜を選択的に除去する工程と、

(b-2) 前記工程(b-1) の後に、前記パッド部上の前記酸化膜を選択的に除去することにより、当該パッド部を露出させる工程とを、備えている、ことを特徴とする請求項2に記載のフリップチップ実装方法。

【請求項4】 前記絶縁膜は、酸化膜と窒化膜とが当該順に積層されたパッシベーション膜であり、

前記工程(b)は、

前記パッド部上方の窒化膜および酸化膜を選択的に除去することにより、当該 パッド部を露出させる工程であり、

(f) 前記工程(c) の後に、前記ポリイミド膜をマスクとして、前記ヒューズ部上方の前記窒化膜を選択的に除去する工程を、さらに備えている、

ことを特徴とする請求項2に記載のフリップチップ実装方法。

【請求項5】 前記絶縁膜は、酸化膜と窒化膜とが当該順に積層されたものパッシベーション膜であり、

前記工程(b)は、

(b-3) 前記パッド部上の前記窒化膜および前記酸化膜を選択的に除去する ことにより、当該パッド部を露出させる工程と、

(b-4) 前記露出している前記パッド部を覆うようなマスクを用いて、前記 ヒューズ部上方の前記窒化膜を選択的に除去する工程とを、備えている、

ことを特徴とする請求項2に記載のフリップチップ実装方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、フリップチップ実装方法に係る発明であって、特に、実装前のチップ側の製造方法に関するものである。

. [0002]

【従来の技術】

半導体チップとアセンブル基板とを半田バンプを介して接続するフリップチップ実装方法の場合には、上記接続後の熱変化や衝撃により半田バンプに応力が集中し、半田バンプが剥がれるという問題が生じていた。

[0003]

そこで、半田バンプにおける応力集中を緩和させることと、半導体チップとアセンブル基板との密着性を向上させるために、半導体チップとアセンブル基板との間にアンダーフィル樹脂を充填させる方法が採用されていた(例えば、特許文献1参照)。

[0004]

ここで、フリップチップ実装するに際して、半導体チップ側において、半田バンプを形成するために、パッシベーション膜で覆われているパッド部を当該パッシベーション膜から露出させる必要がある。

[0005]

【特許文献1】

特開2002-203866号公報 (第1図)

[0006]

【発明が解決しようとする課題】

パッド部を露出させる方法として、パッド部の上方に開口部を有するポリイミド膜をパッシベーション膜上に形成し、当該開口部を有するポリイミド膜をマスクとしてエッチング処理を施し、パッシベーション膜にパッド部に至る開口部を形成し、当該開口部の底部からパッド部を露出させる方法が取られていた。

[0007]

しかし、この方法では、パッシベーション膜に対するエッチング処理を行った際に発生する反応生成物がポリイミド膜表面上に付着してしまい、当該ポリイミド膜表面上に硬化層が形成されてしまう。

[0008]

そうすると、ポリイミド膜表面上に硬化層が形成された状態で、半導体チップとアセンブル基板とをアンダーフィル樹脂を用いたフリップチップ実装により接続させた場合には、アンダーフィル樹脂と硬化層との密着性が悪いため、デバイス動作中にアセンブル基板と半導体チップとが剥がれるという問題が発生していた。

[0009]

当該アセンブル基板と半導体チップとの密着性の悪さは、半導体チップの面積が小さいときには問題とはならなかったが、今日の半導体チップ面積の拡大に伴い問題視されてきている。これは、上記密着性の悪さによる剥がれの発生頻度が無視できないほどに、当該面積の拡大に応じて応力が増大してきたためだと考えられる。

[0010]

そこで、この発明は、アンダーフィル樹脂を用いたフリップチップ方式により、半導体チップとアセンブル基板とを接続したとしても、容易に両者が剥がれることの無いフリップチップ実装方法を提供することを目的とする。

[0011]

【課題を解決するための手段】

上記の目的を達成するために、本発明に係る請求項1に記載のフリップチップ 実装方法は、(a) 絶縁膜で覆われているパッド部を有するチップを用意する工程と、(b) 前記パッド部上の前記絶縁膜を選択的に除去することにより、前記パッド部を露出させる工程と、(c) 前記工程(b) の後に、前記パッド部が露出するような第一の開口部を有するポリイミド膜を、前記絶縁膜上に形成する工程と、(d) 前記第一の開口部を充填して、前記パッド部上に半田バンプを形成する工程と、(e) アセンブル基板と前記チップとの間にアンダーフィル樹脂を充填し、当該アセンブル基板と当該チップとを前記半田バンプを介して接続する工程とを、備えている。

[0012]

【発明の実施の形態】

本発明は、パッド部の上面を覆っているパッシベーション膜を除去するに際し、ポリイミド膜をマスクとして当該パッシベーション膜を除去するのではなく、レジスト等をマスクとして当該パッシベーション膜を除去し、その後、ポリイミド膜を形成し、パッド部に半田バンプを形成し、アンダーフィル樹脂を用いたフリップチップ方式を採用することにより、半導体チップとアセンブル基板とを接続する方法に特徴を有する。

[0013]

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

[0014]

<実施の形態1>

本実施の形態1は、パッシベーション膜が単層である場合のものである。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。

[0015]

まず、単体またはウエハ状態の半導体チップの表面の一部を示す図1に示すように、層間絶縁膜1の表面内に銅配線2を配設し、層間絶縁膜1と銅配線2とを覆うように絶縁膜3を形成する。次に、銅配線2の上部を覆っている絶縁膜3を除去することにより、絶縁膜3の表面内に凹部4を形成し、当該凹部4の底部から銅配線2を露出させる。

[0016]

次に、図2に示すように、凹部4の底面、側面およびその周辺部の絶縁膜3の上面を覆うように、アルミニウム等のパッド部5を形成し、さらにパッド部5と離隔して当該絶縁膜3の表面上に、アルミニウム等のヒューズ部6を形成する。その後、絶縁膜3、パッド部5およびヒューズ部6を覆うように、CVD法等により、パッシベーション膜(絶縁膜と把握することができる)7を形成する。ここで、形成されるパッシベーション膜7は、例えばシリコン酸化膜等であり、その膜厚は、ヒューズ部6のヒューズブローが可能な程度の厚さである。

[0017]

次に、図3に示すように、パッシベーション膜7を覆うようにレジスト8を塗布し、露光・現像処理を施すことにより、パッド部5の上方部の当該レジスト8の表面内に開口部9を形成する。ここで、開口部9の底部からはパッシベーション膜7が露出している。

[0018]

次に、上記レジスト8をマスクとして、異方性のエッチング処理を施すことにより、パッシベーション膜7を選択的に除去し開口部10を形成する。その後、レジスト8を除去した様子を図4に示す。図4から分かるように、当該工程によ

り、開口部10の底部からパッド部5が露出される。

[0019]

次に、パッド部5およびパッシベーション膜7を覆うように感光性のポリイミド膜11を塗布し、パッド部5上方およびヒューズ部6上方を開口したマスク(図示せず)を用いて、露光・現像を施すことにより、当該ポリイミド膜11の表面内に開口部12,13を形成する。その後マスクを除去し、ポリイミド膜11に対してキュアリング処理を施した後の様子を図5に示す。図5から分かるように、パッド部5の上面には、パッシベーション膜7もポリイミド膜11も無く(開口部12)、ヒューズ部6の上面には、パッシベーション膜7だけが形成されている(開口部13)。

[0020]

次に、例えば、従来から採用されているメッキ法により、開口部12を充填するようにパッド部5上に半田バンプ14を形成する。半田バンプ14が形成された様子を図6に示す。また図7に、当該半田バンプ14が形成された半導体チップ15の概略を全体図として示す。

[0021]

次に、半導体チップ15を、半田バンプ14が形成されている面がアセンブル 基板16の実装面に対面するように配置させ、アセンブル基板16の実装面に半 導体チップ15をフリップチップ方式により接続する。当該接続の様子を図8に 示す。

[0022]

最後に、図9に示すように、半導体チップ15とアセンブル基板16との間に アンダーフィル樹脂17を流し込む(充填する)。

[0023]

アンダーフィル樹脂 1 7 は、接着剤としての機能を有するとともに応力緩和材としの機能を有している。したがって、半田バンプ 1 4 を介して接続されている 半導体チップ 1 5 とアセンブル基板 1 6 との接続力を向上させると共に、デバイス動作中に発生する半田バンプ 1 4 への応力集中を緩和することができる。

[0024]

ここで、当該アンダーフィル樹脂17を充填する方法として、例えば、図8に示す実装状態において、両部材の脇からアンダーフィル樹脂17を注入する方法や、予めアセンブル基板16の実装面にアンダーフィル樹脂17を塗布しておく方法等がある。

[0025]

以上のように本実施の形態に係る実装方法では、ポリイミド膜11を形成する前に、パッド部5上のパッシベーション膜7が除去されているので、パッシベーション膜の除去処理の際に発生する反応生成物がポリイミド膜11表面上に付着することが無い。

[0026]

したがって、従来の技術で説明したように、反応生成物によるアンダーフィル 樹脂17との密着性の減退を防止することができ、半導体チップ15とアセンブ ル基板16との接続力を向上させることができる。

[0027]

なお、上記では、パッシベーション膜7の厚さを、ヒューズ部6のヒューズブローが可能な程度の厚さで形成するとしたが、それ以上の厚さでも良い。

[0028]

この場合には、図4で示した工程の後に、図10に示すように、ヒューズ部6の上方に開口部20を有するレジスト21を設け、当該レジスト21をマスクとして、パッシベーション膜7をヒューズ部6のヒューズブローが可能な程度の厚さまでエッチングした後に、図5に示した工程を施すことになる。

[0029]

上記のように、パッシベーション膜 7 をヒューズ部 6 のヒューズブローが可能 な程度の厚さまでエッチングするという工程を含んでいるのであれば、パッド部 5 とヒューズ部 6 とが同層に存する必要も無く、図 1 1 に示すように、パッド部 5 が形成されている層よりも下層にヒューズ部 6 を配設してもかまわない。

[0030]

また、上記では、絶縁膜3が単層の場合について述べたが、シリコン窒化膜、 シリコン酸化膜の順で積層される2層構造の膜であっても良い。窒化膜は、当該 窒化膜より下層の防湿効果のために設けられる。

[0031]

<実施の形態2>

本実施の形態2は、パッシベーション膜が2層(窒化膜/酸化膜からなる積層膜)である場合のものである。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。ここで、図2までの工程は実施の形態1と同様なので、ここでの説明は省略する。なお、本実施の形態では、一層目のパッシベーション膜をシリコン酸化膜7aとする。

[0032]

次に、図12に示すように、酸化膜7aを覆うようにCVD法等により、2層目のパッシベーション膜となるシリコン窒化膜7bを形成する。ここで、窒化膜7bは銅配線2等の防湿効果を有する。

[0033]

次に、図13に示すように、窒化膜7bを覆うようにレジスト22を塗布し、露光・現像処理を施すことにより、パッド部5の上方部およびヒューズ部6の上方部の当該レジスト22の表面内に開口部23,24を形成する。ここで、開口部23は、パッド部5の上方に形成される開口部であり、開口部24は、ヒューズ部6の上方に形成される開口部である。また、開口部23,24の底部からは窒化膜7bが露出している。

[0034]

次に、上記レジスト22をマスクとして、異方性のエッチング処理を施すことにより、窒化膜7bを選択的に除去する。その後、レジスト22を除去した様子を図14に示す。図14から分かるように、パッド部5の上方の窒化膜7bとヒューズ部6の上方の窒化膜7bとが除去されている。

[0035]

次に、図15に示すように、窒化膜7bと酸化膜7aを覆うようにレジスト25を塗布し、露光・現像処理を施すことにより、パッド部5の上方部の当該レジスト25の表面内に開口部26を形成する。ここで、開口部26の底部からは酸化膜7aが露出している。

[0036]

次に、上記レジスト25をマスクとして、異方性のエッチング処理を施すことにより、酸化膜7aを選択的に除去し開口部27を形成する。その後、レジスト25を除去した様子を図16に示す。図16から分かるように、当該工程により、開口部27の底部からパッド部5が露出される。

[0037]

次に、パッド部5およびパッシベーション膜7a,7bを覆うように感光性のポリイミド膜11を塗布し、パッド部5上方およびヒューズ部6上方を開口したマスク(図示せず)を用いて、露光・現像を施すことにより、当該ポリイミド膜11に開口部12,13を形成する。その後、マスクを除去し、ポリイミド膜11に対してキュアリング処理を施した後の様子を図17に示す。図17から分かるように、パッド部5の上面には、パッシベーション膜7a,7bもポリイミド膜11も無く(開口部12)、ヒューズ部6の上面には、酸化膜7aだけが形成されている(開口部13)。

[0038]

その後の半田バンプ14の形成、半導体チップ15とアセンブル基板16とのフリップチップ接続等は実施の形態1と同様なので、ここでの説明は省略する。

[0039]

以上のように、本実施の形態に係る製造方法においても、ポリイミド膜11を 形成する前に、パッシベーション膜7a,7bの除去処理が行われているので、 実施の形態1で説明した効果と同様の効果を有することができる。

[0040]

<実施の形態3>

本実施の形態3においても、パッシベーション膜が2層(窒化膜/酸化膜からなる積層膜)である場合のものであるが、実施の形態2と異なる手順で当該パッシベーション膜を除去している。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。

[0041]

まず、実施の形態1の図2で示した構造の半導体チップを形成し、その後、実

施の形態2の図12を用いて説明したように、酸化膜7a上に窒化膜7bを形成する。

[0042]

次に、図18に示すように、窒化膜7bを覆うようにレジスト31を塗布し、露光・現像処理を施すことにより、パッド部5の上方部のレジスト31の表面内に開口部32を形成する。ここで、開口部32の底部からは窒化膜7bが露出している。

[0043]

次に、上記レジスト31をマスクとして、異方性のエッチング処理を施すことにより、窒化膜7bおよび酸化膜7aを選択的に除去することにより、開口部33を形成する。その後、レジスト31を除去した様子を図19に示す。図19から分かるように、開口部33の底部からはパッド部5が露出している。

[0044]

次に、パッド部5およびパッシベーション膜7a,7bを覆うように感光性のポリイミド膜11を塗布し、パッド部5上方およびヒューズ部6上方を開口したマスク(図示せず)を用いて、露光・現像を施すことにより、当該ポリイミド膜11に開口部34,35を形成する。その後マスクを除去し、ポリイミド膜11に対してキュアリング処理を施した後の様子を図20に示す。図20から分かるように、パッド部5の上面には、パッシベーション膜7a,7bもポリイミド膜11も無く(開口部34)、ヒューズ部6の上面には、パッシベーション膜7a,7bが形成されている(開口部35)。

[0045]

次に、上記ポリイミド膜11をマスクとして、異方性のエッチング処理を施すことにより、窒化膜7bを選択的に除去することにより、図22に示すように開口部36を形成する。図21から分かるように、開口部36の底部からは酸化膜7aが露出している。

[0046]

その後の半田バンプ14の形成、半導体チップ15とアセンブル基板16とのフリップチップ接続等は実施の形態1と同様なので、ここでの説明は省略する。

[0047]

以上のように、本実施の形態に係る実装方法においては、ポリイミド膜11をマスクとしてヒューズ部6上の窒化膜7bを除去することにより、当該窒化膜7bの反応生成物がポリイミド膜11の表面上に付着する。

[0048]

しかし、窒化膜の反応生成物は、酸化膜の反応生成物ほどアンダーフィル樹脂 17との密着性は悪くないので、本実施の形態においても(他の実施の形態に係 る実装方法ほどではないが)、半導体チップ15とアセンブル基板16との接続 力を向上させることが可能となる。

[0049]

また、本実施の形態に係る製造方法を採用することにより(つまり、ポリイミド膜11をマスクとして窒化膜を除去することにより)、実施の形態2,4と比較して、一のレジストの省略が可能であるので、製造方法が簡略となり、製造費用の削減を図ることができる。

[0050]

<実施の形態4>

本実施の形態4においても、パッシベーション膜が2層(窒化膜/酸化膜からなる積層膜)である場合のものであるが、実施の形態1,2と異なる手順で当該パッシベーション膜を除去している。本実施の形態に係るフリップチップ実装方法を、工程断面図に基づいて具体的に説明する。

[0051]

まず、実施の形態1の図2で示した構造の半導体チップを形成し、次に、実施の形態2の図12を用いて説明したように、酸化膜7a上に窒化膜7bを形成する。その後、実施の形態2の図18,19を用いて説明したように、パッド部5上のパッシベーション膜7a,7bを除去する。

[0052]

次に、図22に示すように、パッド部5およびパッシベーション膜7a,7bを覆うようにレジスト41を塗布し、露光・現像処理を施すことにより、ヒューズ部6の上方部のレジスト41の表面内に開口部42を形成する。ここで、開口

部42の底部からは窒化膜7bが露出している。

[0053]

次に、上記レジスト41をマスクとして、異方性のエッチング処理を施すことにより、窒化膜7bを選択的に除去することにより、図23に示すように開口部43を形成する。図23から分かるように、開口部43の底部からは酸化膜7aが露出している。

[0054]

次に、レジスト41を除去した後、パッド部5およびパッシベーション膜7a,7bを覆うように感光性のポリイミド膜11を塗布し、パッド部5上方およびヒューズ部6上方を開口したマスク(図示せず)を用いて、露光・現像を施すことにより、当該ポリイミド膜11に開口部12,13を形成する。その後、マスクを除去し、ポリイミド膜11に対してキュアリング処理を施した後の様子を図24に示す。図24から分かるように、パッド部5の上面には、パッシベーション膜7a,7bもポリイミド膜11も無く(開口部12)、ヒューズ部6の上面には、酸化膜7aだけが形成されている(開口部13)。

[0055]

その後の半田バンプ14の形成、半導体チップ15とアセンブル基板16とのフリップチップ接続等は実施の形態1と同様なので、ここでの説明は省略する。

[0056]

以上のように、本実施の形態に係る実装方法においても、ポリイミド膜11を 形成する前に、パッシベーション膜7a,7bの除去処理が行われているので、 実施の形態1で説明した効果と同様の効果を有することができる。

[0057]

なお、上記各実施の形態では、パッド部 5 とヒューズ部 6 とがパッシベーション膜 7 (絶縁膜の一種)で覆われている構造に、本発明に係る実装方法を適用する場合について言及した。

[0058]

しかし、パッシベーション膜と呼ばれず単に絶縁膜と呼ばれる膜で、パッド部 5とヒューズ部6とが覆われている構造に対しても、本発明を適用することがで きる。すなわち、フリップチップ実装方法において、ポリイミド膜 1 1 を形成する前に、絶縁膜の所定の部分を除去するという順序で、製造工程を実行すればよい。

[0059]

ここで、広義の絶縁膜は、絶縁膜の一種であるパッシベーション膜と呼ばれる 膜と、狭義の絶縁膜(つまり、パッシベーション膜と呼ばれず単に絶縁膜と呼ば れる膜)とを含んでいる。

[0060]

また、上記各実施の形態では、ヒューズ部6を備える半導体チップを対象として話を進めたが、ポリイミド膜11を形成する前に、パッド部5上方のパッシベーション膜(絶縁膜)7を除去するという本発明の特徴を考慮すると、特にヒューズ部6を有する必要はない。

[0061]

しかし、ヒューズ部6を有する半導体チップ15に対して、本発明の実装方法を適用することにより、冗長性を有するデバイスに対して、ヒューズブローをし難くすることなく、半導体チップ15とアセンブル基板16との密着性を向上させることができる。

[0062]

【発明の効果】

本発明の請求項1に記載のフリップチップ実装方法は、(a)絶縁膜で覆われているパッド部を有するチップを用意する工程と、(b)前記パッド部上の前記絶縁膜を選択的に除去することにより、前記パッド部を露出させる工程と、(c)前記工程(b)の後に、前記パッド部が露出するような第一の開口部を有するポリイミド膜を、前記絶縁膜上に形成する工程と、(d)前記第一の開口部を充填して、前記パッド部上に半田バンプを形成する工程と、(e)アセンブル基板と前記チップとの間にアンダーフィル樹脂を充填し、当該アセンブル基板と当該チップとを前記半田バンプを介して接続する工程とを、備えているので、絶縁膜を除去する際に、ポリイミド膜の表面上に当該絶縁膜の反応生成物が付着することが無い。したがって、反応生成物によるアンダーフィル樹脂との密着性の減退

を防止することができ、チップとアセンブル基板との接続力を向上させることが できる。

【図面の簡単な説明】

- 【図1】 実施の形態1に係るチップ側の製造工程を説明するための断面図である。
- 【図2】 実施の形態1に係るチップ側の製造工程を説明するための断面図である。
- 【図3】 実施の形態1に係るチップ側の製造工程を説明するための断面図である。
- 【図4】 実施の形態1に係るチップ側の製造工程を説明するための断面図である。
- 【図5】 実施の形態1に係るチップ側の製造工程を説明するための断面図である。
- 【図6】 実施の形態1に係るチップ側の製造工程を説明するための断面図である。
 - 【図7】 半導体チップの全体を示す断面図である。
 - 【図8】 フリップチップ実装方法を説明するための断面図である。
 - 【図9】 フリップチップ実装方法を説明するための断面図である。
- 【図10】 実施の形態1に係るチップ側の製造工程を説明するための断面 図である。
 - 【図11】 実施の形態1に係る変形例のチップ構造を示す断面図である。
- 【図12】 実施の形態2に係るチップ側の製造工程を説明するための断面 図である。
- 【図13】 実施の形態2に係るチップ側の製造工程を説明するための断面 図である。
- 【図14】 実施の形態2に係るチップ側の製造工程を説明するための断面図である。
- 【図15】 実施の形態2に係るチップ側の製造工程を説明するための断面 図である。

- 【図16】 実施の形態2に係るチップ側の製造工程を説明するための断面 図である。
- 【図17】 実施の形態2に係るチップ側の製造工程を説明するための断面 図である。
- 【図18】 実施の形態3に係るチップ側の製造工程を説明するための断面図である。
- 【図19】 実施の形態3に係るチップ側の製造工程を説明するための断面図である。
- 【図20】 実施の形態3に係るチップ側の製造工程を説明するための断面図である。
- 【図21】 実施の形態3に係るチップ側の製造工程を説明するための断面図である。
- 【図22】 実施の形態4に係るチップ側の製造工程を説明するための断面 図である。
- 【図23】 実施の形態4に係るチップ側の製造工程を説明するための断面図である。
- 【図24】 実施の形態4に係るチップ側の製造工程を説明するための断面 図である。


【符号の説明】

1 層間絶縁膜、2 銅配線、3 絶縁膜、4 凹部、5 パッド部、6 ヒューズ部、7 パッシベーション膜(絶縁膜)、8,21,22,25,31,41 レジスト、9,10,12,13,20,23,24,26,27,32~36,42,43 開口部、11 ポリイミド膜、14 半田バンプ、15半導体チップ(チップ)、16 アセンブル基板、17 アンダーフィル樹脂、7a 酸化膜、7b 窒化膜。

【書類名】

図面

【図1】




1:屬間絕縁膜

3:絕緣膜

2:銅配線

4:凹部


【図2】




5:パッド部 7:パッシベーション膜(絶縁膜)

6:ヒューズ部


[図3]




【図4】




【図5】



【図6】




【図7】




15:半導体チップ(チップ)

【図8】




16:アセンブル基板

【図9】




17:アンダーフィル樹脂


【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】



【図23】



【図24】



【書類名】 要約書

【要約】

【課題】 この発明は、アンダーフィル樹脂を用いたフリップチップ実装方法により、半導体チップとアセンブル基板とを接続したときに、容易に両者が剥がれることの無い、フリップチップ実装方法を提供することを目的とする。

【解決手段】 パッシベーション膜7で覆われているパッド部5を有する半導体チップ15を用意し、パッド部5上のパッシベーション膜7を除去することにより、パッド部5を露出させる。次に、パッド部5が露出するような開口部12を有するポリイミド膜13を、パッシベーション膜7上に形成する。その後、半田バンプ14をパッド部5上に形成し、アセンブル基板16と半導体チップ15との間にアンダーフィル樹脂17を充填し、アセンブル基板16と半導体チップ15とを半田バンプ14を介して接続する。

【選択図】 図4

出願人履歴情報

識別番号

[503121103]

1. 変更年月日 2003年 4月 1日

[変更理由] 新規登録

住 所 東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ